Présentation.
Structure interne d'une porte inverseuse en technologie NMOS.
Etude de la porte inverseuse.



PRESENTATION :

    La technologie NMOS est abandonnée depuis la possibilité d'intégration des transistors à canal P. Elle était très utilisée pour les circuits LSI et VLSI qui étaient, autrefois, constitués uniquement de transistor à canal N. En effet, ces transitors étaient faciles à fabriquer et prennaient peu de place donc ils permettaient une forte intégration.
Les circuits NMOS étaient conçus pour être compatible à la technologie TTL. Ainsi, on pouvait relier des circuits NMOS à l'entrée ou à la sortie des circuits TTL.

Nous allons nous intérresser à une porte inverseuse NMOS dont voici la représentation symbolique:





STRUCTURE INTERNE d'une porte INVERSEUSE en technologie NMOS :

Les transistors MOS à enrichissement T1, T2, T3, T4, T5 et T6 forment 3 inverseurs logiques. La fonction réalisée par ces transistors est un inverseur logique.



ETUDE de la porte INVERSEUSE NMOS :


  Etage d'entrée T1, T2.
    Etage de sortie.
 Fonctionnement de la porte.

 La structure interne de la porte inverseuse NMOS est constituée d'un étage d'entrée et d'un étage de sortie:

L'étage d'entrée comporte 2 transistors T1 et T2.

Le transistor T2 est un interrupteur commandé par la tension Vi, c'est à dire :
    - si on applique un 1 logique sur son entrée alors il est passant et se comporte comme un court-circuit.
    - si on applique un 0 logique alors il se comporte comme un circuit ouvert.

Le transistor T1, plus petit que T2, aura un comportement différent de T2. T1 se comportera comme une résistance.

L'étage de sortie est constitué aussi de 2 transistors à canal N, T5 et T6.

T5 n'a pas le rõle d'une résistance comme T1. Sa grille n'est pas reliée à l'alimentation VDD. Les 2 transistors T5 et T6 forment, comme T1 et T2, un inverseur logique:
       - si l'état logique sur la grille de T6 est un 1 alors il est passant et T5 est bloqué car on applique un 0 logique, dû à l'inverseur T3-T4,.
       - si l'état logique sur la grille de T6 est un 0 logique alors il est bloqué et la tension sur la grille de T5 est d'au moins 3 V, un état haut. Mais pour connaître l'état du transistor il faut connaître la tension grille-source VGS de T5. Or, cette tension dépend de la tension de sortie Vo. Il faut savoir que plus la tension de sortie est basse, plus VGS2 est importante et plus le courant de sortie sera important.

Nous pouvons observer la caractéristique courant-tension de sortie.



Nous remarquons sur cette caractéristique que la tension de sortie à l'état haut s'effondre très rapidement avec le courant de sortie croissant. Le courant de court-circuit n'est pas très violent, d'ailleurs les sorties des NMOS supportent très bien les courts circuits.
Fonctionnement de la porte.


Voici le schéma d'étude de la porte inverseuse NMOS. Nous avons remplacé les transistors T1 et T3 par des résistances.

La tension Vi est < 1,5 V alors T2 est bloqué et T4 est passant. Donc VGS de T6 = 0 V ce qui implique que T6 est bloqué. Par contre, le transistor T5 est passant.


La tension Vi est > à 1,5 V alors T2 est passant et VGS de T4 = 0V ce qui entraîne T4 bloqué. Donc, T5 est bloqué et T6 est passant.


Nous avons alors Vo = 0V soit un état logique 0.

L'inverseur logique remplit bien sa fonction.